Делитель частоты

Схему, приведенную на рис. 10.1 а можно использовать и для деления частоты. Действительно, как это следует из диаграммы работы узла (рис.10.1,б), при каждом переходе от младшего разряда к старшему разряду частота выходного сигнала триггера снижается вдвое. Частота выходного сигнала старшего разряда определяется отношением:

где fвх – частота входного сигнала хвх, Гц.

Установка счетчика в нулевое исходное состояние (“очистка” счетчика) осуществляется подачей единичного сигнала ХR на R-входы всех триггеров.

Если в качестве выходных сигналов использовать сигналы инверсных выходов триггеров, то получим триггер обратного счета. В исходном состоянии в счетчике находится максимальное число 2n–1, а по мере поступления импульсов число уменьшается на Делитель частоты 1 от каждого импульса. Возможность счета в прямом и обратном направлениях используется в реверсивных счетчиках.

Приведенный на рис. 10.1а счетчик относится к типу асинхронных счетчиков последовательного действия, в которых переключение каждого последующего триггера осуществляется задним фронтом выходного сигнала предыдущего триггера. В результате этого включение последнего, n-го триггера, происходит с запаздыванием, в n раз превышающем время срабатывания одного триггера. Если данное запаздывание превосходит период входного сигнала, хвх, то появляется погрешность в измерении количества входных импульсов и, следовательно, в делении частоты. От указанного недостатка асинхронного счетчика свободен синхронный счетчик параллельного действия. В таких счетчиках запаздывание переключения любого триггера, от первого до последнего, будет Делитель частоты одно и то же и будет равно времени срабатывания одного триггера.


documentazkcrhp.html
documentazkcyrx.html
documentazkdgcf.html
documentazkdnmn.html
documentazkduwv.html
Документ Делитель частоты